任职要求：
（1）电子信息类本科或硕士研究生学历
（2）精通数字信号处理，扎实的模拟/数字电路基础
（3）熟练掌握Verilog、VHDL、C语言以及vivado、quartus、modelsim等开发/仿真工具
（4）熟悉AXI、GMII、DDR、LVDS等接口设计，能完成相关算法在FPGA的实现和优化
（5）1年以上或2个以上FPGA项目应用开发经历
（6）优先考虑有音视频项目开发经验或FPGA平台开发RTP/UDP经验者。

员工福利:
1. 五天工作制，每周工作5天，每天工作8小时，周末双休；
2. 社保提供5险和住房公积金；
3. 饭费补贴+交通补贴；
4. 丰厚的项目奖金；
5. 年终奖金,过节费等；
6. 国家法定节日，带薪年假等；